This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP8017845

Publication date:

1996-01-19

Inventor:

ARAKI SHINICHI

Applicant:

SONY CORP

Classification:

- international:

H01L21/331; H01L29/73

- european:


Application number:


JP19940173588 19940630


Priority number(s):

Abstract of JP8017845

PURPOSE:To prevent solid-phase epitaxy front occurring when a washed emitter polysilicon layer is formed through ion implantation and thermal treatment by a method wherein an SIPOS film formed of silicon doped with oxygen is interposed between a semiconductor substrate and the washed emitter polysilicon layer. CONSTITUTION: An SIPOS film 10 and a polysilicon film 4 are successively laminated in a contact hole 3 bored in an insulating layer 2 provided onto a silicon substrate 1 and then subjected to a process where ion implantation and thermal treatment are carried out. By this setup, as the SIPOS film 10 similar in quality to SiO2 is located under the polysilicon film 4, a stable interface is formed between the silicon substrate 1 and the polysilicon film 4, a solidphase epitaxy can be prevented from occurring after ion implantation and thermal diffusion are executed, so that a stable specific semiconductor device can be obtained.







Data supplied from the esp@cenet database - Worldwide

(12) 公 開 特 許 公 報 (A)

(11)特許出四公四番号

特開平8-17845

(43)公開日 平成8年(1996)1月19日

(51) Int.Cl.6

迎別配号

庁内盛理番号

FΙ

技術表示箇所

H01L 21/331 29/73

H01L 29/72

審査協求 未開求 協求項の数8 FD (全 6 頁)

(21)出願移身

特頤平6-173588

(71)出贸人 000002185

ソニー株式会社

(22)出頭日

平成6年(1994)6月30日

京京福品川区北品川6丁目7番35号

(72)発明音 荒木 新一

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 窓基


(54) 【発明の名称】 半取体装置及びその製造方法

(57)【要約】


【目的】ウオツシユドエミツタボリシリコン層を有する 半導体装置において、容易に固相エピタキシヤルの発生 を抑制する。

【構成】半導体基板1とウオツシユドエミツタポリシリコン層4Aとの間にポリシリコンに酸素をドーピングしてなる SIPOS (Semi-Insulating-Polycristaline-Silic on) 膜1OAを設けるようにしたことにより、容易に固相エピタキシヤルの発生を抑制し得、安定した特性の半導体装置12を得ることができる。














國 1 双口角

1

【特許譲求の範囲】

【請求項1】半導体基板の表面にウオツシユドエミツタ ポリシリコン層を有する半導体装置において

上記半導体基板と上記ウオツシユドエミツタポリシリコン層との間にポリシリコンに酸深をドーピングしてなる SIPOS (Semi-Insulating-Polycristaline-Silicon) 膜を具えたことを特徴とする半導体装置。

【 請求項2】上記 SIPOS膜は、 0.4 [nm] ~ 1.7 [nm] の 関厚でなることを特徴とする請求項1 に記載の半導体装置。

【請求項3】半導体基板の表面にウオツシュドエミツタ ポリシリコン層を有する半導体装置を製造する半導体装 置の製造方法において、

上記半導体基板の表面に SIPOS (Semi-Insulating-Poly cristaline-Silicon) 膜を成膜し、

上記 SIPOS膜の表面にポリシリコン膜を成膜し、

上記ポリシリコン膜の表面側からイオンを注入した後、 熱処理を施すことを特徴とする半導体装置の製造方法。

【請求項4】上記 SIPOS膜を、630 [° C]以下の温度 範囲において成膜することを特徴とする請求項3に記載 20 の半導体装置の製造方法。

【請求項5】上記ポリシリコン膜を、630【°C】以下の温度範囲若しくは、温度の上昇及び下降を繰り返しながら成膜することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項6】上記 SIPOS膜をCVD (Chemical Vapor Deposition) 法によつて成膜する場合、应度真空度を 3 00 (pa) 以下に設定して成膜することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項8】上記 SIPOS膜をCVD(Choring Napor Deposition)法によつて成膜する場合、炭照真空度を300 [pa]以下に設定すると共に膜中酸素濃度を8[atm%]以下に設定して成膜することを特徴とする請求項3に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術(図5)

発明が解決しようとする課題(図6~図S)

課題を解決するための手段(図1~図4)

作用(図1)

実施例(図1~図4)

発明の効果

[0002]

【産業上の利用分野】本発明は半導体装置及びその製造 50 る。すなわち先ず(HF:H2 O=1:20)によりシ

方法に関し、特にウオツシュドエミツタポリシリコン層 を有する半導体装置及びその製造方法に適用して好適な ものである。

[0003]

【従来の技術】従来、ウオツシユドエミツタポリシリコン層を有する半導体装置は、図5に示すような工程により製造される。すなわち先ず図5(A)のように、シリコン基板1の表面に酸化膜でなる絶縁層2を成膜し、この絶縁層2にエミツタ電極形成のためのコンタクトホー10ル3を空ける。

【0004】次に図5(B)に示すように、コンタクトホール3が埋め込まれるようにポリシリコン層4を堆積させる。次に図5(C)に示すように、ポリシリコン層4を通してコンタクトホール3に不純物(例えばAs*)をイオン注入し、熱拡散処理を施すことにより、N・層5を生成する。この結果ウオツシュドエミツタポリシリコン層6を有する半導体装置7を得ることができる。

[0005]

【発明が解決しようとする課題】ところが、かかる相成の半導体装置でにおいては、熱拡散処理後、ボリシリコン層4が再結晶してウオツシユドエミツタボリシリコン層6となる際、下地のシリコン基板1の結晶方位と同方位の結晶となり、固相エピタキシヤルが形成される場合がある。この固相エピタキシヤルは1個のトランジスタでみた場合には、特に問題はないが、全てのトランジスタに同じような固相エピタキシヤルを生成することは非常に困難なため、このようなトランジスタを複数個用いて回路を構成する場合に回路として所望の特性を得難い問題がある。

【0006】例えば固相エピタキシヤルが形成されたトランジスタと、それが形成されないトランジスタとの間では、トランジスタ特性のばらつきは、直流電流増幅率 hffではぼ20〔%〕にもなる。かかる課題を解決する一つの方法として従来、図6に示すように、予めコンタクトホール3の位置に自然酸化膜8を形成し、次にポリシリコン層4を形成した後、イオン注入及び熱拡散処理を施すようにしたものがある。この方法によれば、ポリシリコン層4とシリコン基板1との間に自然酸化膜8が存むするため、固相エピタキシヤルの生成を回避でき安定したウオツシエドエミツタポリシリコン層9を生成することができる。

【0007】ところが、この方法においては、実際上自然酸化膜8の厚みをほぼ 1.2 [nm] 程度に成膜する必要がある。しかしながら、自然酸化膜8の成膜条件は、処理液の安定度や放置時間に大きく左右されるため、所望の厚みの自然酸化膜8を生成するのは非常に困難な問題がある。すなわち自然酸化膜8は例えば以下のようなウェット酸化処理を施すことにより生成することができる。

リコン基板1表面をライトエツチンすることによりSi O2 膜を除去し、次に(NH4 OH: Ii. O2: : H2 O =1:2:7)による湿式酸化、(HC!:H2O2: H2 O=1:1:8) による温式酸化を原光絶す。この 後所定時間放置することにより 1.2 (be 温度の自然酸 化膜8が生成される。

【0008】ここでウエット酸化処理。二二買時間と自 然酸化膜8の膜厚の関係は図7に示す。 ここり、目的 とする1.2 (nm)程度の自然酸化脱出。 ここめには、 ツト酸化処理後の放置時間とラテラニー・ランジス タの直流電流増幅率hreとの関係はという。これように、 ウエツト酸化処理直後ではhfxが 240円に対して、24 時間後にはhfiが 290に達し、ほび 一変化が生 じる。かくして、このように自然酸質は、これにはて固相 エピタキシヤルの発生を回避する方法。 - こも、所望 の特性を有するトランジスタを得るこう。同意上困難な 問題があつた。

【0009】本発明は以上の点を考"一つつれたもの で、ウオツシユドエミツタポリシリニ する半導 20 体装置において、容易に固相エピター 一些生を抑 制し得る半導体装置及びその製造が " こうとす るものである。

[0010]

【課題を解決するための手段】かかり ・・決するた め本発明においては、半導体基板1: ナツシユ ドエミツタポリシリコン層4 Aを行 走置12 において、半導体基板1とウオツシニ ァポリシ リコン層4Aとの間にポリシリコン ーピング してなる SIPOS (Semi-Insulatingicon) 膜10Aを備えるようにする 【0011】また本発明においては、 110A は、0.4 [nm] ~ 1.7 [nm] の膜原 こする。 【0012】また本発明においては、 11の表 面にウオツシエドエミツタポリシャン 有する 半導体装置12を製造する半導件 におい て、半導体基板1の表面に SIPOS・・ ting-Po lycristaline-Silicon)膜10をF. ...S膜10 の表面にポリシリコン膜4を成膜し、 コン膜4 の表面側からイオン注入及び熱烈性 【0013】また本発明においてに `0を、 630 [° C] 以下の温度範囲にお こうにす る。 【0014】また本発明においてに :ン膜4 を、 630 [* C]以下の温度範囲で での上昇 及び下降を繰り返しながら成膜する 【0015】また本発明において : 0をC VD法によつて成膜する場合、点 '(pa) 以下に設定して成膜するようにす 【0016】また本発明において:

VD法によつて成膜する場合、膜中酸素濃度を S { atm %〕以下に設定して成膜するようにする。

【0017】さらに本発明においては、 SIPOS膜10を CVD法によつて成膜する場合、成膜真空度を 300 [p a]以下に設定すると共に膜中酸素温度を 8 [atm%] 以下に設定して成膜するようにする。

[0018]

【作用】SIPOS膜10によつて半導体基板1とポリシリ コン層4との間に界面ができることにより、イオン注入 数十分レベルの作業をしなけらればな「『『ジ』またウエー10 及び熱処理を施してウオツシユドエミツタポリシリコン 層4Aを作る際、固相エピタキシヤルの発生を防ぐこと ができる。また SIPOS膜10は所定の条件下で容易に固 相エピタキシヤルの発生を防止できる性能のものを成膜 できる。この結果容易に固相エピタキシヤルの発生を抑 制し得る安定した特性の半導体装置12を得ることがで きる。

[0019]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0020】図5との対応部分に同一符号を付して示す 図1は、本発明による半導体装置の製造方法を適用して ポリシリコンウオツシュドエミツタ層を生成する際の製 造過程を示し、シリコン基板1上の絶縁層2に空けられ たコンタクトホール3に SIPOS (Semi-Insulating-Poly cristaline-Silicon) 膜10及びポリシリコン膜4を順 次積層するように成膜した後、イオン注入及び熱拡散処 理を施すようになされている。

【0021】これによりポリシリコン膜4直下にSiO 2 の性質に非常に良く似た SIPOS膜 1 O が存在するた ine-Sil 30 め、シリコン基板1表面とポリシリコン膜4との間に安 定した界面ができ、イオン注入及び熱拡散後の固相エピ タキシヤルの生成を防ぐことができる。この結果ウオツ シユドエミツタポリシリコン層11を有する安定した特 性の半導体装置12を得ることができる。また SIPOS膜 10は半絶縁膜として機能する膜厚の許容範囲が、従来 の自然酸化膜と比して格段に広いことにより、自然酸化 膜を生成するときのような厳密な作業工程を必要とせず に、所望の膜厚の SIPOS膜10を容易に成膜できる。

【0022】実施例の場合、 SIPOS膜 10の膜厚は、0. ∴する。 40 4 ~ 1.7 (nm) の範囲に選定されている。ここで SIPOS 膜10及びボリシリコン膜4は、CVD(Chemical Vap or Deposition)法によつて成膜する。実際上、 SIPOS 膜10及びポリシリコン膜4は620 [°C]かつ80 [p a] の条件下で、SiH4 を 125 (cc/min) で供給する と共にN2 Oを 5 [cc/min] で供給することにより SIP OS膜10を生膜した後、620[°C]かつ60[pa]の条 件下で、SiH4 を 125 [cc/min] で供給することによ りポリシリコン膜4を生膜する。すなわち SIPOS膜10 及びポリシリコン膜4を連続成長により成膜する。

. 0をC 50 【0023】実験によれば、SIPOS膜10中の酸素濃度

04/13

EAST Version: 1.01.0021

こうにな

 $0^{11} \sim 2$

「下の酸

この関係

1所望の

泛長温度

"酸素濃

うも分か

て、実

、崇濃度

以下、De

⇒、安定

: 厚の S

71とボ

ことによ

1250

ごでき

#S膜1

沙下、成

[pa]以

SIPOS

こっても

(•

100

ıtm

. : 300

5

と SIPOS膜10の抵抗値との関係・ る。図2から分かるように所望の 🗀 ×10¹¹ 〔ps〕) を得るためには 5 素濃度が必要となる。また成長温量 は図3に示すようになる。図3かり 成長速度(5 [nm/min] 以下) を 🔡 を 630 (* C) 以下にする必要が :: 【0024】またDepo真空度と 5. 度との関係は図4に示すようにな るように、630 [°C]以下の点 %〕以下の酸素濃度を得るため! 〔pa〕以下にする必要がある。 施例の場合、 SIPOS膜 1 O の成 III = を 8 [atm %] 以下、成長温度を po真空度を 300 [pa] 以下に選問 した制御の下で所望の膜中酸素 IPOS膜10を成膜することができ 【0025】以上の構成によれた リシリコン膜4との間に SIPOSIL り、容易に固相エピタキシヤルバッ き、安定した特性の半導体装置で

【0026】なお上述の実施例: 0の成膜条件として、酸素濃度 長温度を 630[°C]以下、Door 下に選定するようにした場合に 膜10の成膜条件はこの他の糸 よい。

【0027】また上述の実施例に C〕かつ60 [pa] の条件下で、ここ n〕で供給することによりポリシ 場合について述べたが、本発明 リコン膜4の成膜条件はこの他で ても良い。例えば SIPOS膜1 (**) 傍で温度の上昇及び下降を繰り返すことによりポリシリコン膜4を成膜するようにしてもよい。

6

[0028]

【発明の効果】上述のように本発明によれば、半導体基板の表面にウオツシユドエミツタポリシリコン層を有する半導体装置において、半導体基板とウオツシュドエミツタポリシリコン層との間にポリシリコンに酸素をドーピングしてなる SIPOS (Semi-Insulating-Polycristaline-Silicon) 膜を設けるようにしたことにより、容易に10 固相エピタキシヤルの発生を抑制し得、安定した特性の半導体装置を得ることができる。

【図面の簡単な説明】

【図1】本発明による半導体装置の製造過程についての 一実施例を示す断面図である。

【図2】SIPOS膜中酸素濃度と SIPOS膜の抵抗との関係を示す特性曲線図である。

【図3】SIPOS膜の成長温度と成長速度の関係を示す特性曲線図である。

【図4】Depo真空度と膜中酸緊温度の関係を示す特性曲 20 線図である。

【図5】従来のウオツシユドエミツタボリシリコン層を 有する半導体装置の製造過程を示す断面図である。

【図6】自然酸化膜を用いた場合の半導体装置の製造過程を示す断面図である。


【図7】放置時間と自然酸化膜厚の関係を示す特性曲線 図である。


【図8】放置時間と直流電流増幅率の関係を示す特性曲 線図である。

【符号の説明】

 cc/mi
 30
 1……シリコン基板、2……絶縁層、3……コンタクト ホール、4……ポリシリコン層、4A、9……ウオツシ ポリシ

 ポリシ
 ユドエミツタポリシリコン層、5……N*層、6……自 然酸化膜、7、12……半導体装置、10…… SIPOS 環境近





04/

EAST Version: 1.01.0021

